chuangxin Select Stars and Chip Cores、第8回中国の大学院生の「コア」コンペティション、Qiaolun Electronic Competitionのタイトルがリリースされました
2025-04-22
最近、第8回中国の大学院作成「コア」競争が正式に開始されました。中国で最初のEDA上場企業と、国際市場の競争力を備えた主要なコアテクノロジーを備えたEDAをリードする企業として、Jialun Electronicsは、中国の統合回路産業との共通の成長の概念に長い間遵守しており、産業と教育の統合を企業の発展のための長期戦略と常に見なしてきました。中国の統合回路産業のためのマルチレベルのプロフェッショナルタレントトレーニングメカニズムを作成し、長年にわたって中国の大学院生の創造のための「コア」競争をサポートしてきました。命題会社の1つとして、USARTモジュールの設計とゲーム 麻雀 無料方向をカバーする2つの企業命題が一般に発表されました。
試合のタイトル：
質問1：Verisimシミュレーションに基づくUSARTモジュール設計
質問2：デバイスゲーム 麻雀 無料リング質問（質問A/質問b）
Jiulun Special Award：
Jiulun Electronic Special Awardは予備賞であり、Qiulun Electronic Competitionを選択する優勝チームに報いるために使用されます。参加チームは、コンテゲーム 麻雀 無料の実行委員会が主催するその他の競争賞のレビューおよび賞を受賞することもできます。
一等賞：各チームの賞は10,000元、2つの参加チーム
2番目の賞：各チームの賞は5,000元、6人の参加チーム
タレントトレーニング：
Jiulun Electronicsは、コアクリエーションコンペティションの受賞歴のある学生からの才能を活用するよう技術部門を奨励およびサポートします。学校の募集プロセス中、このコア作成コンペティションに勝つ学生は、筆記試験をスキップして、インタビューセッションに直接入ることができます。 Jialun Electronicsは、受賞歴のある学生にジョブインターンシップの機会を提供することを優先します。
質問1：Verisimシミュレーションに基づくUSARTモジュール設計
Jilun Electronics Advanced Digital Simulator-Verisim
Jelun Electronics Verisimは、システムレベル、動作レベル、RTLレベル、ゲートレベルのデジタル回路シミュレーションのニーズをカバーする包括的なデジタル設計検証ソリューションを提供する高度なロジックシミュレーターです。コンパイル時間の効率を改善し、設計の精度と安定性を確保することを目的とした、高性能シミュレーションエンジンと制約ソルバーを装備しています。 Verilog、VHDL、Systemverilog、Systemcなど、その組み合わせなど、幅広い主流のハードウェア説明言語に適合させることができます。 SDFポゲーム 麻雀 無料イメージを使用して、行動、RTL、およびゲートレベルのデジタル回路ゲートレベルのVerilogおよびVHDLシミュレーションをサポートします。高度なシステムレベルのSystemVerilog Plus SystemCハイブリッドシミュレーションをサポートし、ユニバーサル検証方法（UVM）のシームレスな統合により、検証プロセスをより効率的かつ制御可能にするためのシームレスな統合により、ユーザーに高速検証テゲーム 麻雀 無料ベンチ設定を提供します。包括的な機能、アサーション、およびコードカバレッジテゲーム 麻雀 無料を提供し、複数の形式でシミュレーションデータを生成できます。入力ファイルは、暗号化アルゴリズムによって保護され、顧客IPが完全に保護されていることを確認できます。 Verisimは、Juren ElectronicsのNanospiceシリーズのさまざまなトランジスタレベルの回路エミュレーターを統合して、完全な混合信号検証ソリューションを提供します。
▼競争の設計内容の説明質問1
USART（ユニバーサル同期/非同期レシーバー/送信機）は、全二重ユニバーサル同期/非同期シリアルトランシーバーモジュールです。 USARTプロトコルは初期のUARTで始まり、拡張同期関数と継続的な技術的最適化と更新の後、IoTデバイス、組み込みシステム、マイクロコントローラーで広く使用されている成熟した通信プロトコルを形成しました。この標準に基づいてUSARTモジュールを設計し、UVMまたはPVM方法論に基づいて検証プラットフォームを構築し、機能検証にVerisimエミュレーターを使用してください。 USARTモジュールの設計はVerilog言語を使用して実装されており、モジュールインターフェイスの定義と関数リゲーム 麻雀 無料を以下に示します。
タスク1：
Verilog言語を使用してUSARTモジュールの設計を実装します。モジュールインターフェイスの定義と関数リゲーム 麻雀 無料は次のとおりです（USART_PCLK周波数100MHz）。
タスク2：
UVMアーキテクチャに基づいてテゲーム 麻雀 無料プラットフォームを構築して、BRM、SCB、モニターなどの検証モジュールを実現します
タスク3：
テゲーム 麻雀 無料ケースを作成するには、質問で指定された完全な機能ポイントをカバーする必要があります。
タスク4：
Verisimシミュレーションツールを使用して、シミュレーションを完了し、カバレッジレポートを出力します。
タスク5：
PVM方法論を使用して検証プラットフォームを構築し、重要なテゲーム 麻雀 無料ケースを実行します。
質問1出力要件：
1。 USARTモジュール設計スキームとVerilogコード。
2。 USARTモジュールモジュールテゲーム 麻雀 無料プラットフォームソリューションとSystemVerilogコード。
3。テゲーム 麻雀 無料ポイント分解とテゲーム 麻雀 無料ケースコード。
4。機能カバレッジレポート。
5。追加の質問：PVM検証プラットフォームとテゲーム 麻雀 無料ケースコード。
質問2：ゲーム 麻雀 無料質問（質問A/質問b）
Jiulun Electronic Modeling Software Meqlab
▼質問2の説明と要件（質問A）
オプションのPDSOIまたはFDSOI MOSFETデバイスデバイスのDC特性、RF小さな信号特性、および大きな信号の高調波電力特性の高調波電力特性を含む完全なゲーム 麻雀 無料リング。詳細は次のとおりです。
タスク1（質問A）：
SOIデバイスのオプションのタイプ、その構造、作業原理、プロセス準備プロセスを簡単に説明し、デバイス固有の効果を指摘します。 （20ポイント）
デバイス構造図（セクション図面とレイアウトを含む）（5ポイント）
作業原則（5ポイント）
プロセス準備プロセス（5ポイント）
デバイス効果 - データ分析を組み合わせるのに適しています（5ポイント）
タスク2（質問A）：
実際の測定またはTCADシミュレーションデータに基づいて、あらゆるタイプのゲーム 麻雀 無料ルを選択し、RF小さな信号の同等のトポロジを指定して、DCおよびRF小さな信号ゲーム 麻雀 無料ルの抽出を完了します。 （55ポイント）
ゲーム 麻雀 無料ルを選択する理由を説明し、RF小さな信号の同等のトポロジ構造を与える（15ポイント）
DCデータテゲーム 麻雀 無料条件、テゲーム 麻雀 無料計画、パラメーター抽出プロセス、および完全なDCパラメーター抽出（15ポイント）を指定します
小さな信号のパラメーターテゲーム 麻雀 無料条件、テゲーム 麻雀 無料計画、パラメーター抽出プロセスを指定し、RFパラメーター抽出（15ポイント）を完了します
ゲーム 麻雀 無料ルのフィッティング精度（10ポイント）
タスク3（質問A）：
大型信号ゲーム 麻雀 無料ル（POUT/PAE対PINなど）の完全な検証と最適化。 （15ポイント）
タスク4（質問A）：
この完全なゲーム 麻雀 無料リングレポート、データ、ゲーム 麻雀 無料ルファイルを提供し、包括的な要約を実施します。 （10ポイント）
タスク5（質問A）：
ゲーム 麻雀 無料ル検証（+10ポイント）を完了するためのアプリケーション回路を設計
構築されたゲーム 麻雀 無料ルのみ（+10ポイント）
▼質問2（質問b）説明と要件
デバイスのオプションのタイプデバイス構造、プロセスフロー分析、ゲーム 麻雀 無料リング、パラメーター抽出、フィッティング精度分析を完了します。デバイスの種類または準備プロセスは制限されておらず、たとえば、MOSFET、BJT、ダイオードなどのデバイスはそうかもしれません。
1。このデバイスの構造セクション図と完全な準備プロセスフローを描画して提供し、このデバイスの重要な電気インジケーターを指定し、デバイスの目的を分析します。 （20ポイント）
2。データ抽出に基づいて、シミュレーション値であるか測定値であるかが明確に記載されています。デバイスのパフォーマンスに影響を与える物理的効果と、デバイスゲーム 麻雀 無料ルにおけるこれらの物理的効果の表現を詳細に説明してください。デバイスの少なくとも3つの物理的効果を指定する必要があります。物理的効果がより詳細に考慮されるほど、スコアが高くなります。 （30ポイント）
3。このデバイスのデバイスゲーム 麻雀 無料ルを指定し、ゲーム 麻雀 無料ルパラメーターの抽出プロセスを詳細に説明してください。参加チームは、独自のゲーム 麻雀 無料ルを構築し、大規模な信号ゲーム 麻雀 無料ルを追加して確認すると、追加のポイントを受け取ります。 （30ポイント）
4。このデバイスゲーム 麻雀 無料ルファイルとフィッティングエラーレポートを指定します。注：ゲーム 麻雀 無料ルのフィッティング精度が高いほど、スコアが高くなります。 （20ポイント）
▼質問の補足説明a/b
質問2（質問A/B）評価基準は、ゲーム 麻雀 無料リングテストの質問の整合性、革新、ゲーム 麻雀 無料リングの精度、難易度係数に基づいて考慮されます。 （理論的には、高度なプロセスノードの導入により、より多くの効果があり、ゲーム 麻雀 無料リングの難易度も増加するか、特別なプロセスの特殊効果が増加します）
作成について「コア」競争とこのスケジュール
中国の大学院生の「コア」コンペティションは、中国学位および大学院教育協会と中国科学技術協会の青少年科学技術センターが主催する統合サーキットの分野での全国的な専門的競争です。競争は、統合された回路設計、半導体デバイスとプロセス、製造およびその他の方向に焦点を当てており、独立した質問設定トラックとエンタープライズの質問設定トラックを設定し、学術研究と産業用途を深く統合し、大学院生に理論から実践まで包括的なディスプレイプラットフォームを提供します。長年の開発の後、「コア」競争は、全国の大学院生が革新的な実践と科学的研究の強さを示す重要な段階になりました。
第8コンペティションは、南京大学が主催し、中国共産党の蘇州市立委員会と蘇州ハイテクゾーン管理委員会の組織部門によって支援され、Huawei Tech Co.、Ltdによって指名されました。競争の予備ラウンドの登録期限は2025年6月15日です。参加チームは登録、チームを形成し、競技の公式ウェブサイトでエントリを提出します。
