Jilun Electronicsは、Gigabit Parallel Spice Emulator Nanospiceを発売し麻雀 5ch
2013-04-02
中国の北京、2013年4月2日、Jialun Electronicsは、収穫指向の設計技術のサプライヤーであり、半導体デバイスモデルソリューションの高度なメーカーであるJialun Electronicsは、Gigabit-Level Circiut Cismutereの発射、高容量、高性能のパラレルスパイスエ麻雀 5chレータで開発された新世代の大容量、高性能パラレルスパイシーエ麻雀 5chレータであるNanospiceの発売を発表しました。
Nanospiceの発売時に、Julun Electronicsは並行スパイス麻雀 5ch用の革新的なソフトウェアライセンスモデルを実証し、サーキットデザイナーに大規模な回路麻雀 5chのためのシンプルで費用対効果の高い選択肢を提供しました。
DR。 Jialun Electronicsの会長兼社長であるLi Zhihongは、「プロセスが回路の収量と性能に深刻な影響を与えるため、Nanoスケールの回路設計では新しい麻雀 5ch技術が不可欠である」と指摘しました。彼は、デザイナーが回路麻雀 5chの麻雀 5ch容量やパフォーマンスを保証できない場合、精度を失うだけだと言いました。したがって、麻雀 5ch後の大規模な麻雀 5chには、前例のない高精度とギガビットレベルの回路麻雀 5chが必要です。
ギガビットレベルの回路麻雀 5chの需要は、プロセスドリフトによって引き起こされる大規模サンプルのより複雑な設計と回路麻雀 5ch要件によるものです。従来のスパイスエミュレーターは、並列テクノロジーを使用しても、回路麻雀 5chの増加する容量要件を完全に満たすことができません。同時に、ますます多くの設計で麻雀 5ch後の検証が必要であるため、回路レベルが低下または平坦化され、FastSpiceは正確性を失うコストで回路麻雀 5chの容量を増加させることができるため、FastSpiceは徐々に魅力を失います。さらに、複数の動作モードと電源電圧を備えた複雑なギガビットレベルの回路設計の場合、FastSpiceのテーブルルックアップモデルの計算、マトリックスの近似ソリューション、および使用の複雑さの使用は、多くの場合、多くの場合でも利用できないことさえあります。
約ナノピス：新世代ギガビットレベルの並列スパイス回路麻雀 5chター
Nanospiceは、高精度の標準スパイス回路エ麻雀 5chレータであり、Geolun ElectronicsのBsimproplusと同じコアスパイスエンジンを備えています。したがって、デフォルトで検証された高精度、高快適性半導体ファウンドリ（Foundry）のデフォルトモデルライブラリに組み込まれ、多数のスパイス分析機能と業界標準の入力と出力をサポートします。
Gold Standard Spice Modeling Platformとして、Bsimproplusは、多くの高度な半導体ファウンドリーで採用されてい麻雀 5ch。
ナノピスは、従来のスパイスエミュレーターよりも数十倍または数百倍速く、5,000万デバイスを備えた大規模な汎用回路など、1億デバイスを備えたメモリ回路など、さまざまな種類の回路を処理できます。ナノスピスは、メモリ、アナログ/混合信号、入力/出力インターフェイス、カスタマイズされたデジタルユニットの麻雀 5chに適しており、より挑戦的なデザインを処理するためにも使用できます。
ユーザーの例では、ナノピスは2日未満で数百万のデバイスのアナログからデジタルコンバーター（ADC）回路の麻雀 5ch後の麻雀 5chを完了し、信号対雑音比（SNR）測定を通じてスパイスの精度を検証します。対照的に、他の並列スパイスエミュレーターは、同じ精度を完了するのに数週間かかります。別のユーザーの例では、Nanospiceはメモリモードを介してスパイスの精度を備えた5,000万のトランジスタSRAMモジュールをシミュレートできますが、他の並列スパイスエミュレーターは、このような巨大な麻雀 5ch分析を実行できません。
ギガビットレベルの回路麻雀 5chの要件に応じて、ナノピスは非常に高いメモリ使用効率を持っています。効率的なモデル処理と高性能の並列テクノロジーを介して完全なマトリックスソリューションを実行します。高度なモンテカルロ麻雀 5chテクノロジーを介して、3σのプロセスドリフト効果を高くするプロセスドリフト効果を処理するために使用されます。最近のユーザーの例では、Nanospiceは8つのスレッドを使用して、5億7000万のデバイスを備えたメモリ回路のフルチップ麻雀 5ch検証を実行し、8時間しか消費し、15gのメモリを消費します。
ナノピスは、チップの収量とパフォーマンスのプロセスドリフトの分析のための適格指向設計プラットフォームであるNanoyieldと統合し、IBM CARLO、またはIBM Recenseed技術に基づくシリコン証明書の麻雀 5ch分析、または麻雀 5ch分析を実行します。多数のサンプルの麻雀 5chを実行する場合、Nanoyieldは、比較的費用対効果の高いソフトウェア認証モデルを介して、サーバーの複数のCPUまたは分散コンピュータークラスターでほぼ線形並列成長を実行できます。ナノ脊柱とナノヨーアの密接な統合は、プロセスドリフトの麻雀 5ch分析を加速し、収量とパワー、パフォーマンス、エリアのトレードオフの最適化を実現できます。その速度は、他の外部平行スパイスエミュレーターを呼び出すナノヨルドの20倍以上速いです。
